著作管理系統
發表年月: 年 到
匯出:Excel格式



期刊論文
  1. E.S. Jeng, H.X. Chen, Y.L. Chiang, J.H. Chang, J.Y. Chen , “ A non-overlapped implantation MOSFET differential pair implementation of bidirectional weight update synapse for neuromorphic computing” , 2019 , Microelectronics Journal , vol.90 , p.306-314. (SCI期刊)
  2. Erik S. Jeng, Shang-Wei Chou, Hong-Xiu Chen, Yueh-Lin Chiang , “ Chip Implementation of Supervised Neural Network Using Single-Transistor Synapses” , 2017 , Microelectronics International , vol.66 , p.76-83. (SCI期刊)
  3. Erik S. Jeng, Ph.D.; Kang-Ming Peng; Shang-Wei Chou; Hong-Xiu Chen; Yueh-Lin Chiang , “Non-overlapped implantation (NOI) MOSFET Synapse and Its Implementation on Supervised Neural Network” , 2015 , Neurocomputing , vol.167 , p.290-298. (SCI期刊)
  4. Wen-Che Tsai;* Hui-ling Kao;Kun-Hsu Liao;Yu-Hao Liu;Tzu-Ping Lin;Erik S. Jeng , “Room temperature fabrication of ZnO/ST-cut quartz SAW UV photodetector with small temperature coefficient” , 2015 , Optics Express , vol.23 , p.2187-2195. (SCI期刊)
  5. Erik S. Jeng*; Chen-Chia Fan; Kang-Ming Peng; Shang-Wei Chou; Hong-Xiu Chen; Wei-Jun Tung and Kuang-Hao Chiang. , “Comprehensive study on hole injection in non-overlapped implantation n-type MOSFETs” , 2014 , Japanese Journal of Applied Physics, Part 1: Regular Papers and Short Notes and Review Papers. , vol.53 , p.096502-1-096502-7. (SCI期刊)
  6. Wu Ching Chou; An-Jye Tzou; Hsuan-Shao Chen; Kun-Feng Chien; Wen-Chung Fan; Chu-Shou Yang; Meei-Ru Chen; Hui-Ling Kao; Syang-Ywan Jeng and Luc Huy Hoang , “Optical and Magnetic Properties of Zn1-xMnxO Grown by Plasma-Assisted Molecular Beam Epitaxy” , 2014 , IEEE Transactions on magnetics , vol.50 , p.2400804-1-240080414. (SCI期刊)
  7. K.H. Chiang; S.W. Chou; H.C. Hsu and E.S. Jeng , “Single-electron injections in fringing-field-induced charge-trapping memories” , 2014 , Microelectronic Engineering , vol.113 , p.66-69. (SCI期刊)
  8. E.S. Jeng a, Y.F. Chen; C.C. Chang, K.M. Peng; S.W. Chou; C.W. Ho; C.F. Huang; J. Gong , “Characterization of single-sidedgate-to-drain non-overlapped implantation nMOSFETs for multi-functional non-volatile memory applications” , 2012 , Solid-State Electronics , vol.0 , p.73-79. (SCI期刊)
  9. C.P. Laksana ; M.R. Chen ; Y. Liang ; A.J. Tzou ; H.L. Kao ; E.S. Jeng ; J.S. Chen ; H.G. Chen ; S.R. Jian , “Deep-UV Sensors Based on SAW Oscillators Using Low-Temperature- Grown AlN Films on Sapphires” , 2011 , IEEE Transactions on Ultrasonics, Ferroelectrics , vol.58 , p.1688-1693.
  10. Y.F. Chen ; J. Gong ; W.Z. Tung ; S.W. Chou ; E.S. Jeng , “Characteristics of n-channel MOSFETs with Tailored Source/Drain Extension for Mask ROM and EEPROM Applications” , 2009 , IEEE Transactions on Electron Devices , vol.56 , p.2099-2016.
  11. Chiu, CS (Chiu, Chia-Sung); Chang, CC (Chang, Ching-Chun); Ku, CL (Ku, Chia-Lin); Peng, KM (Peng, Kang-Ming); Jeng, ES (Jeng, Erik S.); Chen, WL (Chen, Wen-Lin); Huang, GW (Huang, Guo-Wei); Wu, LK (Wu, Lin-Kun) , “Implementation of Surface Acoustic Wave Vapor Sensor Using Complementary Metal-Oxide-Semiconductor Amplifiers” , 2009 , JAPANESE JOURNAL OF APPLIED PHYSICS , vol.48
  12. C.S. Chiu ; G.C. Chang ; C.L. Gu ; K.M. Peng ; E.S. Jeng ; W.L. Chen ; G.W. Huang ; L.K. Wu , “Implementation of Surface Acoustic Wave Vapor Sensor Using CMOS Amplifiers” , 2008 , Japanese Journal of Applied Physics , vol.48 , p.c181-c182.
  13. C.H. Chia ; C.T. Yuan ; J.T. Ku ; S.L. Yang ; W.C. Chou ; J.Y. Juang ; S.Y. Hsieh ; K.C. Chiu ; J.S. Hsu ; S.Y. Jeng , “Temperature dependence of excitonic emission in cubic CdSe thin film” , 2008 , Journal of Luminescence , vol.128 , p.123-128.
  14. Y. J. Lai, C. S. Yang, W. K. Chen, M. C. Lee, W. H. Chang, and W. C. Chou, J. S. Wang and W. J. Huang, Erik S. Jeng , “Effect of ZnSe partial capping on the ripening dynamics of CdSe quantum dots” , 2007 , Applied Physics Letters , vol.90 , p.083116-1-083116-3. (SCI期刊)
  15. Y. J. Lai ; C. S. Yang ; W. K. Chen ; M. C. Lee ; W. H. Chang ; W. C. Chou, J. S. Wang ; W. J. Huang ; Erik S. Jeng , “Effect of ZnSe partial capping on the ripening dynamics of CdSe quantum dots” , 2007 , Applied Physics Letters , vol.90 , p.083116-1-083116-3.
  16. E.S. Jeng ; C.S. Chiu*; C.H. Hung; P.C. Guo; J.C. Fan; C.S. Hsieh; K.M. Lin; H.C. Hsu; Y.F. Chen , “Performance Improvement and Scalability of Non-Overlapped Implantation nMOSFETs with Charge-Trapping Spacers as Non-Volatile Memories” , 2007 , IEEE Transactions on Electron Devices , vol.54 , p.3299-3307.
  17. Erik S. Jeng, Pai-Chun Kuo, Chien-Sheng Hsieh, Chen-Chia Fan, Kun-Ming Lin, Hui-Chun Hsu, Wu-Ching Chou , “Investigation of programming charge distribution in nonoverlapped implantation nMOSFETs” , 2006 , IEEE Transactions on Electron Devices , vol.53 , p.2517-2524. (SCI期刊)
  18. Erik S. Jeng ; Pai-Chun Kuo ; Chien-Sheng Hsieh ; Chen-Chia Fan ; Kun-Ming Lin ; Hui-Chun Hsu ; Wu-Ching Chou , “Investigation of Programming Charge Distribution in Non-overlapped Implantation nMOSFETs” , 2006 , IEEE Transactions on Electron Devices , vol.53 , p.2517-2524.
  19. Ming-Chin KUO, Kuan-Cheng CHIU, Tsai-Hsuai SHIH, Yi-Jen Lai, Chu-Shou Yan, Wei-Kuo Chen, Der-San Chuu, Ming-Chih Lee, Wu-Ching Chou, Syang-Ywan Jeng, Yu-Tai Shih and Wen-Ho Lan , “Optical Properties of Zn1_xCdxSe Epilayers Grown on (100) GaAs” , 2004 , Japanese Journal of Applied Physics , vol.0 , p.5145-5150. (SCI期刊)
  20. Chien-Sheng Hsieh, Pai-Chu Kao, Chia-Sung Chiu, Chih-Hsueh Hon, Chen-Chia Fan, Wei-Chain Kung, Zih-Wun Wang, and Erik S. Jeng , “NVM Characteristics of Single-MOSFET Cells Using Nitride Spacers With Gate-to-Drain NOI” , 2004 , IEEE Transactions on Electron Devices , vol.51 , p.1811-1817. (SCI期刊)
  21. C. S. Yang,M. C. Kuo, Y. J. Lai,J. Lee, J. L. Shen,W. C. Chou, and S. Jeng , “High Reectance ZnTe/ZnSe Distributed Bragg Reector at 570 nm” , 2003 , CHINESE JOURNAL OF PHYSICS VOL , vol.0
  22. 周武清 , 沈志霖 , 邱寬城 , 李宗上 , 鄭湘原 , “Quantum confinement of Te bound exciton in ZnSe/ZnSe1-xTex and ZnSe/Zn1-yCdySe quantum wells” , 2003 , Materials chemistry and physics , vol.0 , p.1-7.
  23. 周武清 , 沈志霖 , 鄭湘原 , 李宗上 , “Type-Ⅱ Zn1-xMnxSe/ZnSe1-yTey quantum wells” , 2003 , Thin Solid Films , vol.0 , p.243-247.
  24. W. Y. Chiu, C. H. Wu, H. L. Kao, Erik S. Jeng , “The optical properties and applications of AlN thin films prepared by Helicon sputtering system” , 2002 , Journal of Vacuum Science and Technology , vol.0 , p.843-847.
  25. S. Jeng and H.S. Kwok, J. Vac. Sci. Technol , “Reactive ion etching of polyimidesiloxanes in fluorine-containing discharges” , 1992 , Vac. Sci. Technol , vol.0
研討會論文
  1. Chia-Yu Kuo;Yu-Hao Huang;Bing-Jun Hou;Hao-Wei Weng;Erik S. Jeng;Shang-Wei Chou , “Modeling of Convolutional Neural Network Circuits for Human Activity Recognition” , 2021 , 2021 IEEE ICCE-TW , 2021 /9 /15 ~ 2021 /9 /17 , 中華民國 台灣 .
  2. Shang-Wei Chou;Chia-Yu Kuo;Yu-Hao Huang;Bing-Jun Hou;Yueh-Lin Chiang;Erik S. Jeng , “Circuit Implementation of Convolutional Neural Network for Human Activity Recognition” , 2021 , 2021 IEEE ICCE-TW , 2021 /9 /15 ~ 2021 /9 /17 , 中華民國 台灣 .
  3. 倪國庭;周尚緯;李嘉昌;鄭湘原 , “微型臨海監測系統與鹽霧劣化建模” , 2021 , 2021 環境安全衛生暨消防工程研討會 , 2021 /5 /7 ~ 2021 /5 /7 , 中華民國 台灣 .
  4. 蔡三玄;張維倫;鄭湘原 , “以非揮發性記憶體實現神經網路手勢辨識之模擬研究” , 2019 , 2019網路及資訊安全研討會 , 2019 /6 /12 ~ 2019 /6 /12 , 中華民國 台灣 .
  5. Jong-Hour Chang, Yueh-Lin Chiang;Kuan-Chung Wang; Jun-Yan Chen; Erik S. Jeng , “Retention Characteristics in the 32x32 Non-Overlapped Implantantion(NOI) MOSFETs Charge Trapping Memory Array” , 2018 , 2018超大型積體電路設計暨計算機輔助設計技術研討會 , 2018 /8 /8 ~ 2018 /8 /8 , 中華民國 台灣 .
  6. Jun-Yan Chen, Yueh-Lin Chiang, Kuan-Chung Wang, Jong-Hour Chang, Erik S. Jeng , “Implementation of a 144x6 Fully Connected Artificial Neural Network Using Non-Overlapped Implantation (NOI) MOSFETs Non-Volatile Memory” , 2018 , 2018超大型積體電路設計暨計算機輔助設計技術研討會 , 2018 /8 /8 ~ 2018 /8 /8 , 中華民國 台灣 .
  7. 管懿麟;陳弘修;楊立宏;鄭湘原 , “陣列式表面聲波感測系統辨識氣爆氣體之研究” , 2017 , 2017工程科技應用研討會 , 2017 /6 /16 ~ 2017 /6 /16 , 中華民國 台灣 .
  8. 趙振宇;蔡忠峻;管懿麟;鄭湘原 , “單埠式表面聲波氣體感測之研究” , 2016 , 2016 功能性材料研討會 暨科技部專題研究計畫成果發表會 , 2016 /6 /3 ~ 2016 /6 /3 , 中華民國 台灣 .
  9. 衛羿伶;陳弘修;周尚緯;鄭湘原 , “On the interface recovery of SNOI devices during programming-erasing cycles” , 2016 , 2016 The 5th International Symposium Next-Generation Electronics , 2016 /5 /3 ~ 2016 /5 /6 , 中華民國 台灣 .
  10. Jhong-Jyun. Cai;H.X.Chen;Y.L.Guan;S.W.Chou;E.S.Jeng , “Study on Polymer-coated Surface Acoustic Wave Sensors for Organic Vapor Detection” , 2016 , The 5th International Symposium Next-Generation Electronics , 2016 /5 /4 ~ 2016 /5 /6 , 中華民國 台灣 .
  11. Tsung-Sian. Wu; Y.L. Chiang; S. W. Chou; H. X. Chen and E.S. Jeng , “Learning Scheme Evaluation and Hardware Implementation of Non-Overlapped Implantation MOSFET Synapses” , 2015 , International Conference on Informatics, Electronics & Vision , 2015 /6 /15 ~ 2015 /6 /18 , Japan .
  12. Tsung-Sian. Wu; Y.L. Chiang; S. W. Chou; H. X. Chen and E.S. Jeng , “Learning Scheme Evaluation and Hardware Implementation of Non-Overlapped Implantation MOSFET Synapses” , 2014 , International Electron Devices and Materials Symposia (IEDMS) , 2014 /11 /20 ~ 2014 /11 /21 , 中華民國 台灣 .
  13. Kun-Yan Jiang; Y.L. Chiang; S. W. Chou; H.X. Chen and E.S. Jeng , “Enhancement of Pattern Recognition Capabilities in Non-Overlapped Implantation (NOI) MOSFET Synapses” , 2014 , International Electron Devices and Materials Symposia (IEDMS) , 2014 /11 /20 ~ 2014 /11 /21 , 中華民國 台灣 .
  14. Chong-En Huang; S. W. Chou; H. X. Chen and E.S. Jeng , “Channel Hot Electron Injection Dependence of Interface Traps Transformation in Nonoverlapped Implantation nMOSFETs” , 2014 , International Electron Devices and Materials Symposia (IEDMS) , 2014 /11 /20 ~ 2014 /11 /21 , 中華民國 台灣 .
  15. Kuan-Chung Wang; S. W. Chou; H. X. Chen; M. Z. Lin; C. S. Chou and E.S. Jeng , “Improvement on Readout Window of 1M Bits NOI Memory Array using the Program Verification Algorithm” , 2014 , International Electron Devices and Materials Symposia (IEDMS) , 2014 /11 /20 ~ 2014 /11 /21 , 中華民國 台灣 .
  16. Chong-En Huang, S. W. Chou, H. X. Chen, E. S. Jen , “Energy Level CharacteriZation of Channel hot Electron Induced Interface Traps in Single-sided Nonoverlapped Implantation nMOSFETs” , 2014 , IEDMS 2014 , 2014 /11 /20 ~ 2014 /11 /21 , 中華民國 台灣 .
  17. 林明宗;周尚緯;陳弘修;鄭湘原 , “非重疊離子佈植記憶元件之多階寫入與陣列驗證的研究” , 2014 , 2014第八屆積體光機電科技與智慧財產權實務研討會 , 2014 /5 /15 ~ 2014 /5 /15 , 中華民國 台灣 .
  18. 王泓翔;周尚緯;陳弘修;鄭湘原 , “次微米積體電路靜電放電元件之改良與分析” , 2014 , 2014第八屆積體光機電科技與智慧財產權實務研討會 , 2014 /5 /15 ~ 2014 /5 /15 , 中華民國 台灣 .
  19. Wei-Chen Lin(林瑋宸);Syang-Ywan Jeng(鄭湘原) , “非重疊離子佈植記憶體陣列與單一元件之保存能力特性分析與比較” , 2014 , ETS 2014第七屆電子工程技術研討會 , 2014 /5 /23 ~ 2014 /5 /23 , 中華民國 台灣 .
  20. Chuan-Sheng Chou(周詮勝);H.X. Chen;S. W. Chou;E.S. Jeng(鄭湘原) , “Extended readout window for 1M bits NOR NOI-NVM array after high temperature baking test” , 2013 , 2013 International Electron Devices and Materials Symposium , 2013 /11 /28 ~ 2013 /11 /29 , 中華民國 台灣 .
  21. 黃士銘;翁建豪;鄭湘原 , “表面聲波震盪器氣體感測之環境測試研究” , 2013 , 2013電子、信號、與通訊創新科技研討會 , 2013 /5 /31 ~ 2013 /5 /31 , 中華民國 台灣 .
  22. Chang-Hsuan Wu; E.H. Yuan; S. W. Chou; E.S. Jeng , “Characterization of Non-Overlapped Implantation nMOSFETs for Antifuse Applications” , 2012 , IEDMS 2012 , 2013 ~ 2013 .
  23. Chao-Fu Chen; C. H. Hsiao; S. W. Chou; E. S. Jeng , “Charge Retention Characteristics under Hot Hole Injection in Non-Overlapped Implantation nMOSFETS” , 2012 , IEDMS 2012 , 2013 ~ 2013 .
  24. Er Heng Yuan; K.M. Peng; S. W. Chou; E.S. Jeng , “Punch-through Modeling of the Single-sided Non-Overlapped Implantation Anti-fuse Devices” , 2012 , IEDMS 2012 , 2013 ~ 2013 .
  25. 翁健豪;蔡林正;鄭湘原 , “表面聲波振盪器應用於鹹度感測之研究” , 2012 , 中國材料科學年會 , 2013 ~ 2013 .
  26. Chih-Hsiang Hsiao; S. W. Chou; K. M. Peng; *Y. F. Chen; E. S. Jeng , “Study of Charge Retention Reliability Model in Non-overlapped Implantation nMOSFETs” , 2011 , (IEDMS 2011) International Electron Devices and Materials Symposium 2011 , 2011 /11 /17 ~ 2011 /11 /18 .
  27. Lin-Jeng Tsai; Ching-Chun Chang; Sheng-Qin Peng; Erik S. Jeng , “Development of Micro-Channel Gas Chromatography System” , 2011 , (IEDMS 2011) International Electron Devices and Materials Symposium 2011 , 2011 /11 /17 ~ 2011 /11 /18 .
  28. Chao-Fu Chen; C. H. Hsiao; S. W. Chou; and E. S. Jeng , “Charge Retention Characteristics under Hot Hole Injection in Non-Overlapped Implantation nMOSFETS” , 2011 , IEDMS 2012 , 2013 ~ 2013 .
  29. 彭聖欽;彭康銘;鄭湘原 , “表面聲波元件氣體定量分析之研究” , 2010 , 2010中國材料科學學會年會 , 2010 /11 /19 ~ 2010 /11 /20 .
  30. 林佳禾;鄭宇利;洪為忠;彭聖欽;鄭湘原 , “表面聲波感測器於氣相層析之應用” , 2010 , 第十六屆化學感測器科技研討會 , 2010 /5 /23 ~ 2010 /5 /23 .
  31. 鄭宇利;莊嘉偉;彭康銘;鄭湘原 , “表面聲波元件氣體感測之研究” , 2009 , 2009中國材料科學學會年會 , 2009 /11 /26 ~ 2009 /11 /28 .
  32. 洪為忠;鄭哲豪;彭康銘;鄭湘原 , “氣相層析微流道之設計與研製” , 2009 , 2009中國材料科學學會年會 , 2009 /11 /26 ~ 2009 /11 /28 .
  33. Yu-Ting Weng;Wei-Jen Tung;Pai-Chun Kuo;Yuan-Feng Chen;E. S. Jeng , “STUDY OF HOT HOLE INJECTION EFFICIENCY IN NON-OVERLAPPED IMPLANTATION NMOSFETS” , 2009 , 2009International Electron Devices and Materials Symposia , 2009 /11 /19 ~ 2009 /11 /20 .
  34. 莊嘉偉;彭康銘;古佳琳;林孝瑞;鄭湘原 , “感測薄膜厚度對表面聲波元件靈敏度之研究” , 2008 , 2008年中國材料科學學會年會 , 2008 /11 /21 ~ 2008 /11 /22 .
  35. Y. F. Chen; W. J. Tung; E. S. Jeng , “OPERATION IMPROVEMENT OF EXTENSION TAILORED READ ONLY MEMORIES FOR LOGIC COMPATIBLE NON-VOLATILE MEMORY APPLICATIONS” , 2008 , 2008 INTERNATIONAL ELECTRON DEVICES AND MATERIALS SYMPOSIA , 2008 /11 /28 ~ 2008 /11 /29 .
  36. 鄭哲豪;彭康銘;古佳琳;鄭湘原 , “感測溫度對表面聲波元件感測靈敏度的研究” , 2008 , 2008中國材料科學學會年會 , 2008 /11 /21 ~ 2008 /11 /22 .
  37. Y. F. Chen; S. H. Chou; E. S. Jeng , “SCALABILITY OF NON-OVERLAPPED IMPLANTATION NMOS-FETS FOR EMBEDDED NON-VOLATILE MEMORY APPLICATIONS” , 2008 , 2008 INTERNATIONAL ELECTRON DEVICES AND MATERIALS SYMPOSIA , 2008 /11 /28 ~ 2008 /11 /29 .
  38. 蔡大進,張景淳,鄭湘原,王立群,楊尚仁,蘇肇文,徐敏瑜,林孝瑞,莊孝感 , “表面聲波氣體感測器之研究與應用” , 2004 , 中國化學會年會 , 2004 /11 /19 ~ 2004 /11 /21 .
  39. Shiou-Wei Tsao, Ching-Chun*Chang,Ta-Chin Tsai and Erik S. Jeng , “The Study on Surface Acoustic Wave Oscillators for Temperature Sensing” , 2003 , BME , 2004 ~ 2004 .
  40. C.C. Fan, B.C. Kuo, C.C. Lee, C.H. Hon, C.S. Hsieh and E.S. Jeng , “The Characterizations of Si-implanted Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) Memory Devices” , 2003 , EDMS , 2004 ~ 2004 .
  41. W.C. Kung C.C. Lee, C.H. Hon, B.C. Kuo, C.S. Hsieh, E.S. Jeng , “The Reliability analysis of Si-implanted SONOS Devices” , 2003 , EDMS , 2004 ~ 2004 .
  42. Z.W. Wang, C.C. Lee, C.H. Hon, B.C.Kuo, C.S. Hsieh and E.S. Jeng , “The Simulation Si-implanted SONOS n-channel MOSFET” , 2003 , EDMS , 2004 ~ 2004 .
  43. S.M. Huang , S.W. Tsao, C.C. Chang, E.S. Jeng *S.R. Lin and H.K. Chuang , “The Study of Humidity Sensor Using Surface Acoustic Wave Oscillator” , 2002 , THE 9th SYMPOSIUM ON SENSING TECHNOLOGY , 2004 ~ 2004 .
  44. B.C.Kuo,T.W.Wu,Erik S.Jeng , “Hot Carrier Effect in Asymmetric Gate Devices” , 2001 , EDMS , 2001 /12 ~ 2001 /12 .
  45. C.Z. Yeh,T.W. Wu,B.Y. Chen,Erik S.Jeng , “The Characterication of Band-to-Band Tunneling Effects in the Asymmetric Gate PMOSFET” , 2001 , EDMS , 2001 /12 ~ 2021 /12 .
  46. L.K. Wu,J.J. Chen,S.C. Chien ,H.L. Kao,Erik S.Jeng , “The study of ohmic contact on GaAs surface passivated by plasma treatment” , 2001 , EDMS , 2001 /12 ~ 2001 /12 .
  47. T.W. Wu, Y.F. Chen, E.S. Jeng and H.C. Tuan , “Study on the Tungsten Polycide Gate Pull-back for the Memory Cell Device” , 2000 , IEDMS , 2000 ~ 2000 .
  48. D. Hon, C.H. Liu, B.L. Chen and E.S. Jeng , “In-Situ RIE Treatment of High Aspect (HAR) Contact Etching” , 2000 , 中央大學 , 2000 ~ 2000 .
  49. FL Yang, WR Lin, CS Hsieh, HL Cheng, TZ Yen, S. Jeng, MH Kuo, IR Liaw , “Process integration of chemical mechanical polishing (CMP) on HDP-CVD filled shallow trench isolation for sub-0.25μm technologies” , 1998 , 15th Int'l VLSI Multilevel Interconnection Conference (VMIC) , 2004 ~ 2004 .
  50. H.C. Liu, W.Y. Lien, S. Jeng , “Study of multi-level contacts using full dry processes for sub-quarter-micron DRAM” , 1998 , 15th Int'l VLSI Multilevel Interconnection Conference (VMIC) , 2004 ~ 2004 .
  51. B.R. Sheu , S. Jeng , “Gate oxide charging damage evaluation in the quarter-micron DRAM process” , 1998 , Semicon Taiwan 98' ,IC seminar , 1998 ~ 2018 .
  52. B.R. Sheu , M. Y. Tsai , T.S. Yen , S. Jeng , “Characterization and elimination of a novel notching caused by LOCOS topography-dependent charging in densely patterned polycide electrodes and interconnects” , 1998 , 1998 Dry Process Symposium , 1998 ~ 1998 .
  53. B.R. Sheu and S. Jeng , “Polycide gate etching and oxide charging damage evaluation in DRAM processes” , 1997 , Proceedings of 3dr Int’l Symposium on Plasma Process-Induced Damage , 2004 ~ 2004 .
  54. G.C. Guo, J.T. Huang and S. Jeng , “Critical dimension control of silicon nitride and its proximity bias in reactive ion etching” , 1996 , Semicon Taiwan 96 , 2004 ~ 2004 .
  55. S. Jeng, M. Xu, H.S. Kwok, D.Y. Tang and H.R. Acharya , “Reactive ion etching (RIE) of polyimidesiloxanes” , 1992 , 5th Int’l SAMPE Electronics Conference , 1991 ~ 2004 .
  56. S. Jeng, M. Xu, H.S. Kwok, D.Y. Tang, H.R. Acharya and J.C. Rosenfeld , “Cross-linking and chain-scission of photosensitive polyimidesiloxanes under DUV irradiation” , 1991 , Electronic Packaging Materials Science V Symposium , 2004 ~ 2004 .
  57. S. Jeng, M. Xu, P.L. Liu. H.S. Kwok and C.J. Lee , “New polyimide for packaging applications” , 1990 , Advanced Packaging Materials Symposium , 2004 ~ 2004 .
學術及競賽獎項
  1. “合好一起錸 伶活黑客松銀髮友善生活設計提案-樂活洋溢組第三名” , 2020 .
專利
  1. 鄭湘原 (TW) JENG, SYANG-YWAN , “電纜特性量測裝置” , 發明 , 2019 , 中華民國 台灣 , I676808 (2019.11) .
  2. 鄭湘原 (TW) JENG, SYANG-YWAN , “具市電與環境雜訊屏蔽之電纜量測裝置及其方法 SYSTEM HAVING MAIN SUPPLY AND ENVIRONMENT NOISE SHIELDING CAPABILITY FOR USE IN MONITORING ELECTRICAL CHARACTERISTICS OF ELECTRICAL CABLE AND METHOD FOR MONITORING ELECTRICAL CHARACTERISTICS OF ELECTRICAL CABLE” , 發明 , 2019 , 中華民國 台灣 , I659219 (2019.5) .
  3. 鄭湘原 (TW) JENG, SYANG-YWAN , “運用非揮發性記憶體執行類神經網絡前饋與遞迴運算之方法 METHOD OF PERFORMING FEEDFORWARD AND RECURRENT OPERATIONS IN AN ARTIFICIAL NEURAL NONVOLATILE MEMORY NETWORK USING NONVOLATILE MEMORY CELLS” , 發明 , 2019 , 中華民國 台灣 , I659428 (2019.5) .
  4. 鄭湘原 (TW) JENG, SYANG-YWAN , “利用非揮發性記憶體完成類神經網路訓練的方法 METHOD OF JUDGING NEURAL NETWORK WITH NON-VOLATILE MEMORY CELLS” , 發明 , 2019 , 中華民國 台灣 , I653584 (2019.3) .
  5. 鄭湘原 , “適於進行反熔絲操作之非重疊離子佈值記憶元件” , 發明 , 2018 , 美國 , US 9,991,269 B2 (2018.6) .
  6. 鄭湘原 , “檢測裝置” , 發明 , 2018 , 中華民國 台灣 , I626445 (2018.6) .
  7. 鄭湘原 , “適於進行反熔絲操作之非重疊離子佈值記憶元件” , 發明 , 2017 , 中華民國 台灣 , I576994 (2017.4) .
  8. 鄭湘原 , “多維度空氣品質監測系統” , 發明 , 2016 , 中華民國 台灣 , I554752 (2016.10) .
  9. 鄭湘原 , “反熔絲非揮發性記憶體之寫入與讀取電路” , 發明 , 2015 , 中華民國 台灣 , I512738 (2015.12) .
  10. 鄭湘原 , “可堆疊式中介基板” , 發明 , 2015 , 中華民國 台灣 , I489603 (2015.6) .
  11. Syang-Ywan,Jeng , “WRITE AND READ CIRCUIT FOR ANTI-FUSE NON-VOLATILE MEMORY” , 發明 , 2015 , 美國 , US009177665B1 (2015.2) .
  12. Erik S Jeng ; Wu-Ching Chou ; Chih-Hsueh Hung ; Chien-Cheng Li , “Manufacture method and structure of a nonvolatile memory” , 2010 , 美國 , 7777267 (2010.8) .
  13. 鄭湘原 , “邊際場誘發區域載子捕獲型記憶體 FRINGING FIELD INDUCED LOCALIZED CHARGE TRAPPING MEMORY ” , 2007 , 中華民國 台灣 , I289931 (2007.11) .
  14. 鄭湘原 , “使用表面聲波反應器之輸入裝置與方法” , 2007 , 中華民國 台灣 , I289002 (2007.10) .
  15. 鄭湘原 , “多位元記憶單元及其製造方法及其操作方法” , 2007 , 中華民國 台灣 , I283046 (2007.6) .
  16. Erick S Jeng, Wu-Ching Chou, Li-Kang Wu, Chien-Chen Li , “Process for fabricating non-volatile memory by tilt-angle ion implantation” , 2007 , 美國 , 7179708 (2007.2) .
  17. 鄭湘原 , “多位元罩幕式記憶單元及其製造方法與讀取的操作方法 THE METHOD OF FABRICATING AND OPERATING MULTI-BITS MASKED READ-ONLY-MEMORY ” , 2006 , 中華民國 台灣 , I253717 (2006.4) .
  18. 鄭湘原 JENG, ERIK S., 周武清 CHOU, WU CHING, 洪志學 HUNG, CHIH HSUEH, 李建成 LI, CHIEN CHENG , “非揮發性記憶體之製作與方法” , 2005 , 中華民國 台灣 , I240316 (2005.9) .
  19. 鄭湘原 JENG, ERIK S., 周武清 CHOU, WU CHING, 吳立康, 李建成 LI, CHIEN CHENG , “利用斜角度離子注入之非揮發性記憶體的製作方法” , 2005 , 中華民國 台灣 , I234243 (2005.6) .
  20. 鄭湘原 , “Fabrication method for forming flash memory device provided with adjustable sharp end structure of the L-shaped floating gate” , 2004 , 中華民國 台灣 , 6767792 (2004) .
  21. 鄭湘原 , “一種用以形成自我對準接觸窗之兩段式蝕刻方法” , 2004 , 中華民國 台灣 , 00546766 (2004) .
  22. 鄭湘原 , “Nonvolatile memory capable of storing multibits binary information and the method of forming the same” , 2004 , 中華民國 台灣 , 6740927 (2004.5) .
  23. Wen, Wen-Ying (Hsin-Chu, TW) , “Method of forming twin-spacer gate flash device and the structure of the same” , 2003 , 美國 , US6649475 (2003.11) .
  24. 溫文瑩, 洪誌隆, 鄭湘原, 郭百鈞 , “可調整L型浮動閘極尖端結構之快閃記憶體元件製造方法” , 2003 , 中華民國 台灣 , 191159 (2003.11) .
  25. Chen Bi-Ling , Jeng Erik S. , Liu Hao-Chieh , “Etching process” , 2003 , 中華民國 台灣 , 6,565,759 (2003.5) .
  26. 鄭湘原 , “四位元記憶單元及其佈局” , 2003 , 中華民國 台灣 , 203301 (2003.4) .
  27. Jeng, Erik S. , Chen Bi-Ling , Hsieh Chien-Sheng , “Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections” , 2002 , 中華民國 台灣 , US6476488 (2002.11) .
  28. Chiang Eddy , Jeng Erik S. , Lee I-Ping , Ho Kuei-Chuen , “Method of forming contact using non-conformal dielectric liner” , 2002 , 美國 , 6,458,706 (2002.10) .
  29. Jeng, Erik S. , Liu H. C. , “Method for fabricating reduced contacts using retardation layers” , 2002 , 中華民國 台灣 , US6472717 (2002.10) .
  30. 鄭湘原 , “多位元記憶單元及其製造方法及讀取多位元記憶單元的操作方法” , 2002 , 中華民國 台灣 , 00565911 (2002.9) .
  31. Jeng, Erik S. , “Method for making DRAM using an oxide plug in the bitline contacts during fabrication ” , 2002 , 中華民國 台灣 , US6413813 (2002.7) .
  32. Yen Tzu-Shih , Jeng Erik S. , Lee I-Ping , Chiang Eddy , “Multiple etch contact etching method incorporating post contact etch etching” , 2002 , 中華民國 台灣 , 6,376,384 (2002.4) .
  33. Tzu-Shih Yen,Erik S. Jeng,Hsiao-Chin Tuan,Chun-Yao Chan,Eddy Chiang,Wen-Shiang Liao , “Method for forming self-aligned contact with liner” , 2001 , 美國 , US6306759 (2001.10) .
  34. 顏子師, 鄭湘原, 段孝勤, 陳樁瑤, 蔣經倫, 廖文翔 , “製作具襯層之自行對準接觸窗的方法” , 2001 , 中華民國 台灣 , 142662 (2001.10) .
  35. Erik S. Jeng,Fu-Liang Yang,Tzu-Shih Yen , “High density integrated circuits using tapered and self-aligned contacts” , 2001 , 美國 , US6278189 (2001.8) .
  36. 鄭湘原, 陳碧琳, 林偉睿, 何游俊, 郭明宏 , “使用接觸洞襯層製造位元線下電容器的方法” , 2001 , 中華民國 台灣 , 139743 (2001.8) .
  37. Tzu-Shih Yen, Erik S. Jeng, Hao-Chieh Liu, Hung-Yi Luo , “Method for forming self-aligned contacts using a hard mask” , 2001 , 美國 , US6265296 (2001.7) .
  38. 鄭旭里, 鄭湘原 , “一種形成自對準多重內連線結構之製程” , 2001 , 中華民國 台灣 , 138100 (2001.7) .
  39. Bi-Ling Chen, Erik S. Jeng, Shih-Ming Chang , “Method for producing multi-level contacts” , 2001 , 美國 , US6245656 (2001.6) .
  40. Chien-Sheng Hsieh, Wei-Ray Lin, Fu-Liang Yang, Erik S.Jeng, Bor-Ru Sheu , “Method of fabricating a self-aligned contact” , 2001 , 美國 , US6248643 (2001.6) .
  41. 顏子師, 鄭湘原, 李一平, 蔣經倫 , “自對準接觸窗之後處理製程” , 2001 , 中華民國 台灣 , 136115 (2001.6) .
  42. 鄭湘原, 駱鴻毅, 陳原逢, 蔡明宏 , “自行對準接觸窗製程之間隙壁的製作方法” , 2001 , 中華民國 台灣 , 136082 (2001.6) .
  43. Erik S. Jeng, Bi-Ling Chen, Hao-Chieh Liu , “Method for forming a semiconductor device” , 2001 , 美國 , US6235621 (2001.5) .
  44. 陳碧琳, 鄭湘原 , “利用含氟氣流蝕刻出自動對準接觸開口之方法” , 2001 , 中華民國 台灣 , 131947 (2001.5) .
  45. Erik S. Jeng, Tzu-Shih Yen, Hung-Yi Luo , “Method of self-aligned contact hole etching by fluorine-containing discharges” , 2001 , 美國 , US6239011 (2001.5) .
  46. 楊富量 , 陳碧琳 , 鄭湘原 , “同時形成電容器極板與金屬接觸窗構造的高密度DRAM裝置” , 2001 , 中華民國 台灣 , 131815 (2001.5) .
  47. 鄭湘原, 陳碧琳, 謝建生 , “一種用於製造多層互連用之無邊際且自動對準之多晶矽及金屬接觸插塞之方法” , 2001 , 中華民國 台灣 , 125670 (2001.5) .
  48. 蔣經倫, 鄭湘原, 李一平, 何桂春 , “具有精確尺寸之接觸結構形成方法” , 2001 , 中華民國 台灣 , 132849 (2001.5) .
  49. 鄭湘原, 蔡冠智 , “製造在位元線下之電容器(CUB)之動態隨機存取記憶體(DRAM)之方法” , 2001 , 中華民國 台灣 , 125397 (2001.5) .
  50. 駱鴻毅, 鄭湘原, 顏子師, 姚亮吉 , “在導線上之介電蓋與間隔物之製造方法” , 2001 , 中華民國 台灣 , 125186 (2001.5) .
  51. 楊富量, 林必窕, 林偉睿, 鄭湘原 , “積體電路中形成淺溝渠隔離的方法” , 2001 , 中華民國 台灣 , 125018 (2001.5) .
  52. Liang-Gi Yao, John Chin-Hsiang Lin, Hua-Tai Lin, Erik S. Jeng, Hsiao-Chin Tuan , “Anti-reflection Oxynitride film for polysilicon substrates” , 2001 , 中華民國 台灣 , US06221558 (2001.4) .
  53. 蔡維人, 余惠真, 翁經華, 陳殿豪, 李一平, 鄭湘原 , “半導體製程之金屬層蝕刻” , 2001 , 中華民國 台灣 , 123201 (2001.4) .
  54. Erik S. Jeng , “Contact structure using taper contact etching and polycide step” , 2001 , 美國 , US06211557 (2001.4) .
  55. 顏子師, 鄭湘原 , “使用矽化光阻來製作窄間距之電容器” , 2001 , 中華民國 台灣 , 137182 (2001.4) .
  56. 顏子師, 鄭湘原 , “一種皇冠形電容板結構形成方法” , 2001 , 中華民國 台灣 , 123622 (2001.4) .
  57. 鄭湘原, 顏子師, 駱鴻毅 , “一種在半導體基板上製作內連線結構的方法” , 2001 , 中華民國 台灣 , 129000 (2001.3) .
  58. 陳碧琳, 鄭湘原, 張世明 , “製造多層接觸窗之方法” , 2001 , 中華民國 台灣 , 129051 (2001.3) .
  59. 鄭湘原 , “具有電容器之動態隨機存取記憶體以及其製造方法” , 2001 , 中華民國 台灣 , 129045 (2001.3) .
  60. 鄭湘原, 陳碧琳, 劉豪傑 , “於半導體元件內形成接觸窗之方法” , 2001 , 中華民國 台灣 , 122817 (2001.3) .
  61. Erik S. Jeng, Bi-Ling Chen, Wei-Ray Lin, Yu-Chun Ho, Ming-Hong Kuo , “Method of fabricating a capacitor under bit line DRAM structure using contact hole liners” , 2001 , 美國 , US06184081 (2001.2) .
  62. 鄭湘原, 顏子師, 吳齊山, 王重博 , “製造半導體元件的方法” , 2001 , 中華民國 台灣 , 128135 (2001.2) .
  63. 陳碧琳, 鄭湘原, 劉豪傑 , “以碳氫氟化合物形成多層接觸窗之方法” , 2001 , 中華民國 台灣 , 120372 (2001.2) .
  64. 鄭湘原, 陳原逢 , “形成動態隨機存取記憶體之方法” , 2001 , 中華民國 台灣 , 120331 (2001.2) .
  65. Fu-Liang Yang, Bih-Tiao Lin, Wei-Ray Lin, Erik S. Jeng , “Formation of finely controlled shallow trench isolation for ULSI process” , 2001 , 美國 , US06180489 (2001.1) .
  66. Erik S. Jeng, Ing-Ruey Liaw, Rong-Wu Chien , “Method for fabricating crown-shaped capacitor structures” , 2001 , 美國 , US06168987 (2001.1) .
  67. 謝建生, 林偉睿, 楊富量, 鄭湘原, 許伯如 , “自行對準接觸窗的製造方法” , 2001 , 中華民國 台灣 , 125980 (2001.1) .
  68. Erik S. Jeng , “DRAM using oxide plug in bitline contacts during fabrication” , 2001 , 美國 , US06177695 (2001.1) .
  69. 鄭湘原, 劉豪傑 , “利用遲緩層以製造縮小化接觸窗的方法” , 2001 , 中華民國 台灣 , 127448 (2001.1) .
  70. 鄭湘原 , “一種使用自動對準接觸窗方式製造位元線上之電容器之動態隨機存取記憶體的方法” , 2001 , 中華民國 台灣 , 120060 (2001.1) .
  71. 鄭旭里, 鄭湘原, 林偉睿 , “製作淺溝渠絕緣阻隔之方法” , 2001 , 中華民國 台灣 , 119807 (2001.1) .
  72. 鄭湘原 , “製造動態隨機存取記憶(DRAM)之方法” , 2001 , 中華民國 台灣 , 119432 (2001.1) .
  73. 楊富量,鄭湘原,林必窕,李一平 , “製作動態隨機存取記憶體記憶胞的方法” , 2000 , 中華民國 台灣 , 119189 (2000) .
  74. 林華泰,鄭湘原,姚亮吉 , “改善積體電路導體層微影圖案之方法” , 2000 , 中華民國 台灣 , 118810 (2000) .
  75. 楊富量,林偉睿,郭明宏,鄭湘原 , “一種超大型積體電路之隔離製程” , 2000 , 中華民國 台灣 , 118720 (2000) .
  76. 鄭湘原 , “於位元線接觸窗製造中使用氧化物插塞之動態隨機存取記憶體及其製造方法” , 2000 , 中華民國 台灣 , 117234 (2000) .
  77. 李一平,鄭湘原 , “一種使用氮化矽硬式光罩乾式蝕刻鋁銅金屬的方法” , 2000 , 中華民國 台灣 , 117200 (2000) .
  78. 劉豪傑,鄭湘原 , “形成多重高度之接觸洞的方法” , 2000 , 中華民國 台灣 , 115433 (2000) .
  79. 姚亮吉,林進祥,林華泰,鄭湘原,段孝勤 , “用於複晶矽底材之氮氧化矽抗反射層” , 2000 , 中華民國 台灣 , 115291 (2000) .
  80. 林劉恭,鄭湘原,顏子師 , “一種利用複晶矽和氮化物空間子製造具有雙皇冠電容器之DRAM細胞元的方法” , 2000 , 中華民國 台灣 , 112838 (2000) .
  81. 鄭湘原,楊富量 , “於半導體基板上形成隔離區之方法” , 2000 , 中華民國 台灣 , 111844 (2000) .
  82. 楊富量,鄭湘原,何游俊,劉濱,葛兆民 , “單一蝕刻技術製作電容的方法” , 2000 , 中華民國 台灣 , 111558 (2000) .
  83. 駱鴻毅,鄭湘原,陳原逢 , “使用自行對準極點和位元線接點插塞以形成COB動態隨機存取記憶體之方法” , 2000 , 中華民國 台灣 , 110647 (2000) .
  84. 顏子師,鄭湘原 , “在積體電路中形成圖案層的方法” , 2000 , 中華民國 台灣 , 110024 (2000) .
  85. 李一平,謝奇哲,鄭湘原 , “蝕刻金屬層之方法” , 2000 , 中華民國 台灣 , 109747 (2000) .
  86. 陳立業, 陳進東,鄭湘原,廖瑛瑞 , “利用氮氧化矽蝕刻停止層製作電容之方法” , 2000 , 中華民國 台灣 , 109594 (2000) .
  87. E.S. Jeng, B.L. Chen and C.S. Hsieh , “Method for Fabricating Borderless and Self-aligned Polysilicon and Metal Contact Landing Plugs for Multilevel Interconnections” , 2000 , 美國 , US06159839 (2000) .
  88. H.Y. Luo, E.S. Jeng and Y.F. Chen , “Method of Forming a COB DRAM by Using Self-aligned Node and Bit Line Contact Plug” , 2000 , 美國 , US06150213 (2000.11) .
  89. 鄭湘原 , “Method for eliminating CMP induced microscratches” , 2000 , 中華民國 台灣 , 6140240 (2000.10) .
  90. T.S. Yen and E.S. Jeng , “Method to Fabricate Capacitor Structures with Very Narrow Features Using Silyated Photoresist” , 2000 , 美國 , US06136661 (2000.10) .
  91. E.S. Jeng, C.Y. Chen, I.R. Liaw and J. Sung , “Method for Fabricating Capacitor-over-bit-line Dynamic Random Access Memory (DRAM) Using Self-aligned ” , 2000 , 美國 , US06136643 (2000.10) .
  92. E.S. Jeng, T.S. Yen and H.Y. Luo , “Method for Fabricating Ultra-small Interconnections Using Simplified Patterns and Sidewall Contact Plugs” , 2000 , 美國 , US06124192 (2000.9) .
  93. E.S. Jeng, B.L. Chen and H.C. Liu , “Method of Forming a Contact Hole in a Semiconductor Device” , 2000 , 美國 , US06103588 (2000.8) .
  94. I.L. Chen, E.S. Jeng and H.C. Liu , “Method for Forming Multi-level contacts Using a H-containing Fluorocarbon Chemistry” , 2000 , 美國 , US06080662 (2000.6) .
  95. E.S. Jeng , “Method for Fabricating Interconnection and Capacitors of a DRAM Using a Simple Geometry ” , 2000 , 美國 , US06080620 (2000.6) .
  96. H.C. Liu, E.S. Jeng, H.C. Liu and W.Y. Lien , “Method for Forming Multi-level Contacts” , 2000 , 美國 , US06074952 (2000.6) .
  97. F.L.Yang, E.S. Jeng, B.T. Lin and I.P. Lee , “Method for Simultaneously Fabricating a DRAM Capacitor and Metal Interconnections” , 2000 , 美國 , US06071789 (2000.6) .
  98. F.L. Yang, W.R. Lin, M.H. Kuo and E.S. Jeng , “Method to Fabricate Isolation by Combining LOCOS and Shallow Trench Isolation for ULSI Technology” , 2000 , 美國 , US06060348 (2000.5) .
  99. I.P. Lee, E.S. Jeng and C.J. Hsieh , “Method for Etching a Metal Layer with Dimensional Control” , 2000 , 美國 , US06057246 (2000.5) .
  100. E.S. Jeng, Y.F. Chen and B.L. Chen , “Method of Fabricating Contact Holes in High Density Integrated Circuits Using Polysilicon Landing Plug And self-aligned etching processes” , 2000 , 美國 , US06037211 (2000.3) .
  101. H.T. Lin, E.S. Jeng and L.G. Yao , “Method for Improving Patterning of a Conductive Layer in an Integrated Circuit” , 2000 , 美國 , US06037276 (2000.3) .
  102. E.S. Jeng, H.Y. Luo, Y.F. Chen and M.H. Tsai , “Method of Fabricating Sidewall Spacers for a Self-aligned Contact Hole” , 2000 , 美國 , US06033962 (2000.3) .
  103. Chen, Bi-Ling , Jerry, Erik S. , Lee, Daniel Hao-Tien , “Two-step etching process for forming self-aligned contacts” , 2000 , 中華民國 台灣 , US6025255 (2000.2) .
  104. 鄭旭里,顏子師,鄭湘原 , “藉由多重步驟乾蝕刻製程蝕刻氮化矽層之方法” , 1999 , 中華民國 台灣 , 中華民國專利98539號 (1999) .
  105. 柯俊成,鄭湘原 , “兩階段蝕刻自我對準接觸孔的製造方法” , 1999 , 中華民國 台灣 , 中華民國專利99410號 (1999) .
  106. 鄭湘原,柯俊成 , “使用斜口式接觸蝕刻與複晶矽化物階梯的新接觸製程” , 1999 , 中華民國 台灣 , 中華民國專利100948號 (1999) .
  107. Tzu-Shih Yen,鄭湘原 , “Method for controlling linewidth by etching bottom anti-reflective coating” , 1999 , 美國 , US05962195 (1999) .
  108. 劉豪傑,鄭湘原,陳碧琳,連萬益 , “形成多層接觸窗之方法” , 1999 , 中華民國 台灣 , 中華民國專利104423號 (1999) .
  109. Hsu-Li Cheng,Wei-Ray Lin,鄭湘原 , “Method of fabricating a shallow trench isolation by using oxide/oxynitride layers” , 1999 , 美國 , US06001704 (1999.12) .
  110. Fu-Liang Yang,Tzu-Shih Yen,鄭湘原 , “Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes” , 1999 , 美國 , US05994228 (1999.11) .
  111. I-Ping Lee,鄭湘原 , “Method of dry etching A1Cu using SiN hard mask” , 1999 , 美國 , US05968711 (1999.10) .
  112. Hao-Chieh Liu,鄭湘原 , “Method for fabricating reduced contacts using retardation layers” , 1999 , 美國 , US05972789 (1999.10) .
  113. Arthru Chin,Sen-Huan Huang,鄭湘原 , “Enhanced reflectivity coating (ERC) for narrow aperture width contact and interconnection lithography” , 1999 , 美國 , US05952156 (1999.9) .
  114. Fu-Liang Yang,Bi-Ling Chen,鄭湘原 , “Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device” , 1999 , 美國 , US05956594 (1999.9) .
  115. Jun-Cheng Ko,鄭湘原 , “Contact process using taper contact etching and polycide step” , 1999 , 美國 , US05915198 (1999.6) .
  116. Yue-Feng Chen,鄭湘原 , “Method of forming a dynamic random access memory” , 1999 , 美國 , US05904521 (1999.5) .
  117. Ing-Ruey Liaw,鄭湘原 , “LDD spacers in MOS devices with double spacers” , 1999 , 美國 , US05905293 (1999.5) .
  118. Hao-Chieh Liu,鄭湘原 , “Method for etching high aspect-ratio multilevel contacts” , 1999 , 美國 , US05906948 (1999.5) .
  119. Kwong Jer Tsai,鄭湘原 , “Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts” , 1999 , 美國 , US05893734 (1999.4) .
  120. Hung-Yi Luo,鄭湘原 , “Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts” , 1999 , 美國 , US05895239 (1999.4) .
  121. 鄭湘原 , “蝕刻氣體” , 1999 , 中華民國 台灣 , 00459035 (1999.3) .
  122. E.S.Jeng, I.R.Liaw , “Method for forming interconnections and conductors for high desity integrated circuits.” , 1998 , 美國 , US5710073 (1998) .
  123. 鄭湘原,顏子師 , “動態隨機存取記憶體之皇冠型堆積式電容器的製造方法” , 1998 , 中華民國 台灣 , 中華民國專利92090號 (1998) .
  124. K.Linliu, H.LCheng, E.S.Jeng , “Method for controloing linewidth by etching bottom anti-reflective coating.” , 1998 , 美國 , US5773199 (1998) .
  125. E.S.Jeng, T.S.Yen , “Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits.” , 1998 , 美國 , US5780338 (1998) .
  126. E.S.Jeng , “Method for fabricating vertical fin capacitor structures.” , 1998 , 美國 , US5789289 (1998) .
  127. E.S.Jeng, I.R.Liaw , “Method for fabricating high Desity integrated circuits using oxide and polysilicon spacers.” , 1998 , 美國 , US5792687 (1998) .
  128. E.S.Jeng, F.L.Yang , “Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory.” , 1998 , 美國 , US5792689 (1998) .
  129. 鄭湘原, 楊富量, 顏子師 , “利用斜口式接觸與自動對準蝕刻製程於高密度積體電路中形成接觸窗的方法” , 1998 , 中華民國 台灣 , 中華民國專利94445號 (1998) .
  130. F.L.Yang, E.S.Jeng, Y.C.Ho, B.Liu, C.M.Koh , “Method of manufacturing a crown shape capacitor in semiconductor memory using a single step etching.” , 1998 , 美國 , US5804489 (1998) .
  131. F.L.Yang, E.S.Jeng , “Stacked capacitor DRAM structure featuring a multiple crown shaped polysilicon lower electode.” , 1998 , 美國 , US5804852 (1998) .
  132. E.S.Jeng, C.C.Ko , “Two step plasma etch method fot forming self aligned contact.” , 1998 , 美國 , US5817579 (1998) .
  133. 鄭湘原 , “Method for forming a capacitor using a silicon oxynitride etching stop layer” , 1998 , 美國 , 5837576 (1998.11) .
  134. 鄭湘原 , “Method of forming an isolation region in a semiconductor substrate” , 1998 , 美國 , 5834359 (1998.10) .
  135. 鄭湘原 , “Method of fabricaying LDD spacers in MOS devices with double spacers and device manufactured thereby” , 1998 , 中華民國 台灣 , 5763312 (1998.6) .
  136. 鄭湘原 , “垂直鰭型電容器結構的製造方法” , 1998 , 中華民國 台灣 , 中華民國專利90852號 (1998.3) .
  137. Erik S. Jeng , “Method for fabricating a four fin capacitor structure” , 1998 , 美國 , US5721154 (1998.2) .
  138. E.S.Jeng , “Method of fabricating high density integrated circuits,containing stacked capacitor DRAM devices,using elevated trench isolation and isolation spacers.” , 1998 , 美國 , US5706164 (1998.1) .
  139. 鄭湘原 , “METHOD OF MANUFACTURING A DRAM CELL HAVING A DOUBLE-CROWN CAPACITOR USING POLYSILICON AND NITRIDE SPACERS” , 1997 , 美國 , 5688713 (1997.11) .
  140. 鄭湘原 , “狹窄開口接觸窗與內連接之微影的加強型反射性塗佈方法” , 1997 , 中華民國 台灣 , 00333688 (1997.10) .
  141. 鄭湘原 , “METHOD OF FABRICATING SINGLE CROWN,EXTENDIBLE TO TRIPLE CROWN,STACKED CAPACITOR STRUCTURES,USING A SELF-ALIGNED CAPACITOR NODE CONTACT” , 1997 , 中華民國 台灣 , 5677227 (1997.10) .
  142. 鄭湘原 , “METHOD FOR FABRICATING INTERCONNECTING LINES AND CONTACTS USING CONFORMAL DEPOSITION” , 1997 , 中華民國 台灣 , 5658830 (1997.8) .
  143. 鄭湘原 , “使用複晶矽平台填塞以及自行對準蝕刻製程製作接觸窗於高密度積體電路中之方法” , 1997 , 中華民國 台灣 , 00335541 (1997.5) .
  144. 鄭湘原 , “四層鰭型電容器結構的製造方法” , 1996 , 中華民國 台灣 , 00310462 (1996.12) .
  145. 鄭湘原 , “足以擴展為三層皇冠並具有自動對準電容器節點接觸之堆疊式電容器結構的製造方法” , 1996 , 中華民國 台灣 , 00305067 (1996.11) .
  146. 鄭湘原 , “以蝕刻底部抗反射塗佈層控制線寬的方法” , 1996 , 中華民國 台灣 , 00334623 (1996.11) .
  147. 鄭湘原 , “利用氧化物與複晶矽空間子製造高密度積體電路的方法” , 1996 , 中華民國 台灣 , 00306043 (1996.10) .
  148. 鄭湘原 , “包含堆疊式電容器DRAM元件並使用高架溝槽隔絕物和隔絕空間子的高密度積體電路的製造方法” , 1996 , 中華民國 台灣 , 00334636 (1996.8) .
  149. 鄭湘原 , “製造皇冠型電容器結構的方法” , 1996 , 中華民國 台灣 , 00311253 (1996.7) .
  150. 鄭湘原 , “一種藉由等角沉積製作內連線及接觸窗的方法” , 1996 , 中華民國 台灣 , 00294830 (1996.6) .
  151. 鄭湘原 , “高密度積體電路之內連線與導體形成方法” , 1996 , 中華民國 台灣 , 00307896 (1996.3) .
技術報告
  1. 鄭湘原 , “超微細接觸窗之製作與研究” , 2001 .