著作管理系統
發表年月： 從 年 到 年
匯出:Excel格式



期刊論文
  1. Katherine Shu-Min Li; Leon Li-Yang Chen; Peter Yi-Yu Liao; Sying-Jyan Wang; Andrew Yi-Ann Huang; Leon Chou; Nova Cheng-Yeh Tsai; Ken Chau-Cheung Cheng; Gus Chang-Hung Han; Chen-Shiun Lee; Jwu E. Chen; Hsing-Chung Liang; Chung-Lung Hsu , “Wafer Scratch Pattern Reconstruction for High Diagnosis Accuracy and Yield Optimization” , 2022 , IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING , vol.35 , p.272-281. (EI期刊)(SCI期刊)
  2. Katherine Shu-Min Li; Xu-Hao Jiang; Leon Li-Yang Chen; Sying-Jyan Wang; Andrew Yi-Ann Huang; Jwu E. Chen; Hsing-Chung Liang; Chun-Lung Hsu , “Wafer Defect Pattern Labeling and Recognition Using Semi-Supervised Learning” , 2022 , IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING , vol.35 , p.291-299. (EI期刊)(SCI期刊)
  3. Ken Chau-Cheung Cheng; Leon Li-Yang Chen; Ji-Wei Li, Katherine Shu-Min Li; Nova Cheng-Yen Tsai; Sying-Jyan Wang; Andrew Yi-Ann Huang; Leon Chou; Chen-Shiun Lee; Jwu E. Chen; Hsing-Chung Liang; Chun-Lung Hsu , “Machine Learning-Based Detection Method for Wafer Test Induced Defects” , 2021 , IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING , vol.34 , p.161-167. (SCI期刊)
  4. Katherine Shu-Min Li; Peter Yi-Yu Liao; Ken Chau-Cheung Cheng; Leon Li-Yang Chen; Sying-Jyan Wang; Andrew Yi-Ann Huang; Leon Chou; Gus Chang-Hung Han; Jwu E. Chen; Hsin-Chung Liang; Chung-Lung Hsu , “Hidden Wafer Scratch Defects Projection for Diagnosis and Quality Enhancement” , 2021 , IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING , vol.34 , p.9-16. (SCI期刊)
  5. 梁新聰;何長融 , “Designing Circuits for Low-Power Testing of Transition Delay Faults” , 2017 , Journal of Advanced Engineering , vol.12 , p.61-69. (HyRead台灣全文資料庫期刊)
  6. 梁新聰; 胡家瑋 , “部份掃瞄之低功率測試方式” , 2009 , 電子月刊 , vol.0 , p.114-122.
  7. 梁新聰 , “Improved Representatives for Judging Unrepairability and Deciding Economic Repair Solutions of Memories” , 2009 , Journal of Circuits, Systems, and Computers , vol.18 , p.81-95. (SCI期刊)
  8. 梁新聰;黃柏馨;湯燕飛 , “Testing Transition Delay Faults in Modified Booth Multipliers” , 2008 , IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , vol.27 , p.1693-1697. (SCI期刊)
  9. 梁新聰 , “Pepresentatives of Economical Repair Solutions for Memories” , 2007 , Journal of Advanced Engineering , vol.2 , p.49-54.
  10. Hsing-Chung Liang, Wen-Chin Ho, Ming-Chieh Cheng , “Identify Unrepairability to Speed up Spare Allocation for Repairing Memories” , 2005 , IEEE Transactions on Reliability , vol.54 , p.358-365. (SCI期刊)
  11. 梁新聰;章志名;周煌程 , “Speeding up failure shape analysis for memory diagnosis” , 2005 , WSEAS Transactions on Circuits and Systems , vol.4 , p.634-641. (EI期刊)
  12. Hsing-Chung Liang, Chung Len Lee , “Flip-Flop Selection for Mixed Scan and Reset Design Based on Test Generation and Structure of Sequential Circuits” , 2000 , Journal of Information Science and Engineering , vol.16 , p.687-702. (SCI期刊)
  13. Hsing-Chung Liang, Chung Len Lee, Jwu E Chen , “Identifying Invalid States for Sequential Circuit Test Generation” , 1997 , IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , vol.16 , p.42-48. (SCI期刊)
  14. Hsing-Chung Liang, Chung Len Lee, Jwu E Chen , “Identifying Untestable Faults in Sequential Circuits” , 1995 , IEEE Design & Test of Computers , vol.12 , p.14-23. (SCI期刊)
研討會論文
  1. 陳芊;梁新聰;陳聿廣 , “新建晶圓圖相似性門檻以強化相似程度辨別能力” , 2023 , 2023民生電子國際研討會 , 2023 /12 /16 ~ 2023 /12 /16 , 中華民國 台灣 .
  2. 李文睿;梁新聰 , “以不良鄰晶片影響中央晶片改善晶圓圖瑕疵辨識精準度” , 2023 , 2023民生電子國際研討會 , 2023 /12 /16 ~ 2023 /12 /16 , 中華民國 台灣 .
  3. 陳致瑋;梁新聰 , “基於機器學習的方式分析電路結構以追硬體木馬” , 2023 , 2023民生電子國際研討會 , 2023 /12 /16 ~ 2023 /12 /16 , 中華民國 台灣 .
  4. 林慧昇;陳竹一;梁新聰;陳聿廣 , “Recognizing Grid and Sparse Defect Patterns on Wafer Maps” , 2023 , The 12th International Multi-Conference on Engineering and Technology Innovation 2023 , 2023 /10 /27 ~ 2023 /10 /31 , 中華民國 台灣 .
  5. 黃韋澄;陳竹一;梁新聰;陳聿廣 , “Wafer Defect Pattern Identification Using Cluster Filtering Strategy and CNN Computation” , 2023 , The 12th International Multi-Conference on Engineering and Technology Innovation 2023 , 2023 /10 /27 ~ 2023 /10 /31 , 中華民國 台灣 .
  6. 謝文陽;陳竹一;梁新聰;陳聿廣 , “Integration of Feature Based NFTS System and Special Scratch Recognition System for Wafer Map Classification” , 2023 , The 12th International Multi-Conference on Engineering and Technology Innovation 2023 , 2023 /10 /27 ~ 2023 /10 /31 , 中華民國 台灣 .
  7. 何宗翰;陳竹一;梁新聰;陳聿廣 , “Extracting Feature Parameters for Analysis of Defect Patterns on Wafer Bin Maps” , 2023 , The 12th International Multi-Conference on Engineering and Technology Innovation 2023 , 2023 /10 /27 ~ 2023 /10 /31 , 中華民國 台灣 .
  8. Yen-Wei Liu；Hsing-Chung Liang；Wen-Yaw Chung , “The Development of System Integration and Portable Device of Uric Acid Readout Circuit for the Prevention of Urolithiasis Rescurrence” , 2023 , 台灣創新發明教育學會2023創新發明應用研討會 , 2023 /3 /31 ~ 2023 /3 /31 , 中華民國 台灣 .
  9. Yen-Cheng Lin; Hsing-Chung Liang; Jwu-E Chen , “Recognizing Wafer Defects by Using Statistic Analysis of Geometric Features” , 2022 , The 33rd VLSI Design/CAD Symposium , 2022 /8 /2 ~ 2022 /8 /5 , 中華民國 台灣 .
  10. Chien-Pu Lu; Hsing-Chung Liang , “Exploring All Pairs of Circuit Nodes to Generate Combinational Hardware Trojan Detecting Patterns” , 2022 , The 33rd VLSI Design/CAD Symposium , 2022 /8 /2 ~ 2022 /8 /5 , 中華民國 台灣 .
  11. 劉哲良;梁新聰 , “部份隨意測試信號產生掃描鏈觀察圖以診斷掃描鏈固值障礙” , 2022 , 2022年DLT數位生活科技研討會 , 2022 /5 /13 ~ 2022 /5 /14 , 中華民國 台灣 .
  12. 林彥成;梁新聰;陳竹一 , “晶圓瑕疵樣態的幾何特徵參數提取與分析” , 2022 , 2022年DLT數位生活科技研討會 , 2022 /5 /13 ~ 2022 /5 /14 , 中華民國 台灣 .
  13. 陳立穎;梁新聰;黃世旭 , “使用等價性檢查修正電路功能之工程變更指令演算法” , 2022 , 2022年DLT數位生活科技研討會 , 2022 /5 /13 ~ 2022 /5 /14 , 中華民國 台灣 .
  14. 謝岱良;梁新聰 , “使用靜態電流測試圖樣及故障字典診斷電晶體短路故障” , 2022 , 銘傳大學2022資訊科技與實務國際研討會 , 2022 /3 /11 ~ 2022 /3 /11 , 中華民國 台灣 .
  15. 陳鵬文;梁新聰 , “使用商業軟體為預設組合硬體木馬產生測試圖樣” , 2022 , 銘傳大學2022資訊科技與實務國際研討會 , 2022 /3 /11 ~ 2022 /3 /11 , 中華民國 台灣 .
  16. 盧建甫;梁新聰 , “使用固執障礙測試圖樣及自動化測試圖樣產生軟體建立組合硬體” , 2022 , 銘傳大學2022資訊科技與實務國際研討會 , 2022 /3 /11 ~ 2022 /3 /11 , 中華民國 台灣 .
  17. Hua-Ren Li; Hsing-Chung Liang , “Judging Rare Nodes of Trojan Risks by Using Parallel Justification-All Method” , 2021 , The 32th VLSI Design/CAD Symposium , 2021 /8 /3 ~ 2021 /8 /6 , 中華民國 台灣 .
  18. Po-Lin Huang; Hsing-Chung Liang; Jwu E Chen , “Feature-based Detection Method for Wafer Defect Pattern Classification” , 2021 , The 32th VLSI Design/CAD Symposium , 2021 /8 /3 ~ 2021 /8 /6 , 中華民國 台灣 .
  19. Hua-Ren Li;Hsing-Chung Liang , “GPU-based ATPG System by Scaling Memory Usage and Reducing Data Transfer” , 2021 , 26th IEEE European Test Symposium , 2021 /5 /24 ~ 2021 /5 /28 , Belgium .
  20. Katherine Shu-Min LI;Leon Li-Yang CHEN;Peter Yi-Yu LIAO;Ken Chau-Cheung CHENG;Sying-Jyan WANG;Andrew Yi-Ann HUANG;Leon CHOU;Chen-Shiun LEE;Gus Chang-Hung HAN;Jwu E CHEN;Hsing-Chung LIANG;Chun-Lung HSU , “Automatic Inspection for Wafer Defect Detection with Unsupervised Clustering Techniques” , 2021 , 26th IEEE European Test Symposium , 2021 /5 /24 ~ 2021 /5 /28 , Belgium .
  21. Sean Y. S. Chen;Jwu E. Chen;Tung-Ying Lu;Shih Tsung Huang;Hsing-Chung Liang;Katherine Shu-Min Li;Clark Y.H. Liu , “Analysis of the Spatial Pattern Randomness for the Wafer Map Benchmarks” , 2020 , 2020 VLSI Test Symposium , 2020 /4 /6 ~ 2020 /4 /8 , United States .
  22. Ken Chau-Cheung Cheng ; Katherine Shu-Min Li ; Andrew Yi-Ann Huang ; Ji-Wei Li ; Leon Li-Yang Chen ; Nova Cheng-Yen Tsai ; Sying-Jyan Wang ; Chen-Shiun Lee ; Leon Chou ; Peter Yi-Yu Liao ; Hsing-Chung Liang ; Jwu-E Chen , “Wafer-Level Test Path Pattern Recognition and Test Characteristics for Test-Induced Defect Diagnosis” , 2020 , 2020 Design, Automation & Test in Europe Conference & Exhibition (DATE) , 2020 /3 /9 ~ 2020 /3 /13 , France .
  23. Hua-Ren Li; Hsing-Chung Liang , “Speeding up Fault Simulation with Graphic Processing Units by Using 3D Parallelism” , 2019 , The 30th VLSI Design/CAD Symposium , 2019 /8 /6 ~ 2019 /8 /9 , 中華民國 台灣 .
  24. Jwu E Chen;Tung-Ying Lu;Hsing-Chung Liang , “Testing the Spatial Pattern Randomness on Wafer Maps” , 2019 , The 13th VLSI Test Technology Workshop , 2019 /7 /8 ~ 2019 /7 /10 , 中華民國 台灣 .
  25. 李華仁;梁新聰 , “使用圖形處理器加速邏輯及障礙模擬程序” , 2018 , 2018智慧電子車用電子研討會 , 2018 /12 /5 ~ 2018 /12 /5 , 中華民國 台灣 .
  26. 李勁緯;梁新聰 , “低功率投值後抓值測試之正反器分群方法” , 2017 , 智慧車用電子研討會 , 2017 /12 /12 ~ 2017 /12 /12 , 中華民國 台灣 .
  27. 陳勳聖;梁新聰 , “以兩區塊模型尋找低功率位移後投值測試圖樣” , 2017 , 智慧車用電子研討會 , 2017 /12 /12 ~ 2017 /12 /12 , 中華民國 台灣 .
  28. Ya-Syuan Wu; Ching-Ju Lin; Jwu E Chen; Hsing-Chung Liang , “The Rainbow Transformed from a Set of Uniform-defect Wafer Maps” , 2017 , International Test Conference , 2017 /11 /31 ~ 2017 /12 /2 , United States .
  29. 陳勳聖;李勁緯;梁新聰 , “以三角形範圍分割法尋找電路等效障礙模型” , 2016 , 2016 Intelligent Automotive Electronics Workshop , 2016 /12 /6 ~ 2016 /12 /6 , 中華民國 台灣 .
  30. 李東軒;梁新聰 , “改進正反器分群方式及數量以降低多掃瞄段設計之測試功率” , 2016 , 2016航空暨工程科技應用學術論文發表研討會 , 2016 /11 /18 ~ 2016 /11 /18 , 中華民國 台灣 .
  31. 黃琨耀;梁新聰 , “設計部分正反器以產生低功率LOC 測試圖樣之方法” , 2016 , 2016航空暨工程科技應用學術論文發表研討會 , 2016 /11 /18 ~ 2016 /11 /18 , 中華民國 台灣 .
  32. 梁新聰;許翊筠 , “Generating Low-Power Launch-Off-Shift Patterns for Multi-Segment Scan Chains” , 2016 , 2016 Workshop on Consumer Electronics , 2016 /11 /19 ~ 2016 /11 /19 , 中華民國 台灣 .
  33. 邱柏榮;陳宇辰;羅名文;梁新聰 , “智慧電子藍芽遙控車之製作” , 2015 , 2015智慧車用電子研討會 , 2015 /12 /1 ~ 2015 /12 /1 , 中華民國 台灣 .
  34. 蔣卓均;戴亦軒;陳澤銘;梁新聰 , “色彩平衡導向之雙色填圖” , 2015 , 2015智慧車用電子研討會 , 2015 /12 /1 ~ 2015 /12 /1 , 中華民國 台灣 .
  35. 郭啟鍊;高唯展;廖文聖;梁新聰;黃琨耀 , “低功率位移時投值測試轉態延遲障礙之圖樣排列方法” , 2015 , 2015智慧車用電子研討會 , 2015 /12 /1 ~ 2015 /12 /1 , 中華民國 台灣 .
  36. 羅光益;許翊芸;梁新聰 , “固定正反器邏輯值之低功率轉態延遲障礙測試信號” , 2014 , 2014智慧車用電子研討會 , 2014 /12 /2 ~ 2014 /12 /2 , 中華民國 台灣 .
  37. 許翊芸;羅光益;梁新聰 , “系統同晶片之低功率測試排程 ” , 2014 , 2014智慧車用電子研討會 , 2014 /12 /2 ~ 2014 /12 /2 , 中華民國 台灣 .
  38. 盧哲偉;梁新聰 , “低功率多掃描串測試圖樣之排序方法” , 2014 , 2014 The 9th Intelligent Living Technology Conference , 2014 /6 /6 ~ 2014 /6 /6 , 中華民國 台灣 .
  39. 梁新聰;何長融 , “Multi-function Controller for Low-Power Multiple Scan Test of Transition Delay Faults” , 2014 , 2014 IEEE The 3rd International Symposium on Next-Generation Electronics , 2014 /5 /7 ~ 2014 /5 /10 , 中華民國 台灣 .
  40. 范逸芬;梁新聰 , “自動感測及閃避障礙物之車用控制系統設計” , 2013 , 2013 Intelligent Automotive Electronics Workshop , 2013 /12 /10 ~ 2013 /12 /10 , 中華民國 台灣 .
  41. 呂承韋;梁新聰 , “位移時投值測試轉態延遲障礙之正反器順序決定方法” , 2013 , 2013 Intelligent Automotive Electronics Workshop , 2013 /12 /10 ~ 2013 /12 /10 , 中華民國 台灣 .
  42. 何長融;梁新聰 , “低功率多掃描段測試架構之多功能控制電路設計” , 2013 , 2013 Intelligent Automotive Electronics Workshop , 2013 /12 /10 ~ 2013 /12 /10 , 中華民國 台灣 .
  43. Hsing-Chung Liang; Qian-You Zhan , “Low Power Test Patterns for Transition Delay Faults by Freezing Clocks during Launch Operations” , 2013 , The 24th VLSI Design/CAD Symposium , 2013 /8 /6 ~ 2013 /8 /9 , 中華民國 台灣 .
  44. 詹前佑;梁新聰 , “大量減少正反器投值動作之低功率測試圖樣產生方法” , 2013 , The 8th Intelligent Living Technology Conference , 2013 /6 /7 ~ 2013 /6 /7 , 中華民國 台灣 .
  45. 梁新聰;林俊毅;詹前佑 , “Reducing Launch Operations on Flip-Flops for Low Power Test Application” , 2012 , The 23th VLSI Design/CAD Symposium , 2012 /8 /7 ~ 2012 /8 /10 , 中華民國 台灣 .
  46. 林俊毅; 梁新聰 , “保持正反器原值以測試多數轉態延遲障礙之低功率測試圖樣” , 2012 , 2012 第十屆微電子技術發展與應用研討會 , 2012 /5 /25 ~ 2012 /5 /25 .
  47. 李承翰; 梁新聰 , “低功率多掃瞄串測試之正反器分串方法” , 2012 , 2012 民生電子論壇智慧綠能 , 2012 /5 /11 ~ 2012 /5 /11 , 中華民國 台灣 .
  48. 王俊田; 黃泓文; 陳竹一; 梁新聰 , “Hierarchical Selection Recognition for Wafer Map” , 2011 , 2011 Workshop on Consumer Electronics , 2011 /11 /11 ~ 2011 /11 /11 .
  49. 梁新聰; 羅文益 , “Parallel Automatic Test Pattern Generation Using Multiple Threads” , 2011 , The 22st VLSI Design/CAD Symposium , 2011 /8 /2 ~ 2011 /8 /5 .
  50. 羅文益；梁新聰 , “使用多執行緒之平行性自動測試圖樣產生器” , 2011 , 2011資通技術管理與應用研討會 , 2011 /6 /10 ~ 2011 /6 /10 .
  51. Chin-Hai Huang; Chih-Chuan Chen; Hsing-Chung Liang , “New Pixel Design for PVA Mode LCD Color Shift Improvement” , 2010 , The 17th International Display Workshops , 2011 /12 /7 ~ 2011 /12 /9 .
  52. 梁新聰;張展魁 , “Generating Test Patterns Simultaneously for Both Transition Delay and Stuck-Open Faults” , 2010 , The 21st VLSI Design/CAD Symposium , 2010 /8 /3 ~ 2010 /8 /6 .
  53. 吳書緯;梁新聰 , “針對傳輸延遲障礙的快速決定性測試向量產生器” , 2010 , The 5th Intelligent Living Technology Conference , 2010 /6 /4 ~ 2010 /6 /4 .
  54. 張展魁;梁新聰 , “同步尋找轉態延遲及電晶體固定開路之加強型掃瞄測試圖樣” , 2010 , The 5th Intelligent Living Technology Conference , 2010 /6 /4 ~ 2010 /6 /4 .
  55. 簡宏達;梁新聰 , “Design a Learning Platform for VLSI Test Plan Tools” , 2010 , Intn'l Conf. on Computer and Network Technologies in Education , 2010 /4 /29 ~ 2010 /4 /30 .
  56. 簡宏達;梁新聰 , “電路測試設計軟體之學習平台設計” , 2010 , 2010電腦與網路科技在教育上的應用研討會 , 2010 /4 /29 ~ 2010 /4 /30 .
  57. 陸慶恩;梁新聰 , “Reducing Test Power by Partial Gating on Scan-Chain Outputs” , 2009 , Workshop on Consumer Electronics , 2009 /11 /6 ~ 2009 /11 /6 , 中華民國 台灣 .
  58. 陸慶恩;梁新聰 , “Reducing Test Power by Partial Gating on Scan-Chain Outputs” , 2009 , National Computer Symposium , 2009 /11 /27 ~ 2009 /11 /28 .
  59. 胡家瑋;梁新聰 , “Low-Power Transition Test in Partial Scan Design” , 2009 , Electronic Technology Symposium , 2009 ~ 2009 .
  60. 湯燕飛;梁新聰 , “Efficient Design of Deterministic TPG for High Pattern Hit Rate” , 2009 , The 2nd Conference on Integrated Opto-Electro-Mechanical Technology , 2009 ~ 2009 .
  61. 梁新聰; 黃柏馨 , “Testing Transition Delay Faults in Modified Booth Multipliers by Using C-testable and SIC Patterns” , 2007 , TENCON, IEEE Region 10 International Conference , 2007 /10 /30 ~ 2007 /11 /2 .
  62. 梁新聰,黃柏馨 , “Test Generation for Transition Delay and RS-CFM Faults in Modified Booth Multipliers” , 2007 , The 18th VLSI Design/CAD Symposium , 2007 /8 /7 ~ 2007 /8 /10 .
  63. Hsing-Chung Liang, Le-Quen Tzeng , “Improved Representatives for Unrepairability Judging and Economic Repair” , 2006 , IEEE International Workshop on Memory Technology, Design, and Testing , 2006 /8 /2 ~ 2006 /8 /4 .
  64. 黃建豪,梁新聰 , “Modified Booth Multiplier with BIST and Wrapper Design for SoC” , 2005 , The 16th VLSI Design/CAD Symposium , 2007 ~ 2007 .
  65. 章志名,梁新聰,周煌程 , “Speed-up of Memory Failure Shape Analysis” , 2005 , 9th WSEAS International Conference on Circuits , 2007 ~ 2007 .
  66. 林智義,梁新聰 , “Bus-oriented DFT Design for Embedded Cores” , 2004 , IEEE Asia-Pacific Conference on Circuits and Systems , 2007 ~ 2007 .
  67. 林智義,梁新聰 , “Bus-oriented DFT Design for Embedded Cores” , 2004 , The 15th VLSI Design/CAD Symposium , 2007 ~ 2007 .
  68. 梁新聰,鄭明杰 , “Identify Unrepairability to Accelerate Memory Reconfiguration” , 2003 , The 14th VLSI Design/CAD Symposium , 2007 ~ 2007 .
  69. 梁新聰,何文清,鄭明杰 , “Redundancy Selection for Repairing Memory Arrays” , 2002 , The 2002 VLSI Design/CAD Symposium , 2007 ~ 2007 .
  70. 梁新聰,李崇仁 , “An Effective Methodology for Mixed Scan and Reset Design Based on Test Generation and Structure of Sequential Circuits” , 1999 , IEEE The Eighth Asian Test Symposium , 2007 ~ 2007 .
  71. 梁新聰,Chung Len Lee,Jwu E Chen , “Partial Reset and Scan for Flip-Flops Based on States Requirement for Test Generation” , 1998 , IEEE The 16th IEEE VLSI Test Symposium , 1998 /4 ~ 1998 /4 .
技術報告
  1. 梁新聰 , “控制多掃瞄串進行低功率測試之設計研究” , 2015 .
  2. 梁新聰 , “低功率可測性設計整合流程之研究” , 2011 .
  3. 梁新聰 , “轉態延遲障礙之高品質測試圖樣研究” , 2010 .
  4. 梁新聰 , “轉態延遲障礙之低功率測試圖樣與可測性設計” , 2008 .
  5. 梁新聰 , “布斯乘法器軟智財晶片之可測性設計研究” , 2006 .